在非常小的晶體管中，柵極氧化物可能只有幾個(gè)原子厚。雖然這使得器件小型化，但也會(huì)由于電流隧道效應(yīng)而導(dǎo)致泄漏。
此外，隨著設(shè)備老化，這種不理想的情況會(huì)變得更糟，因?yàn)檠趸飼?huì)磨損。結(jié)果，閾值電壓發(fā)生變化，這進(jìn)一步增加了柵極泄漏。這種效應(yīng)更顯著的影響是晶體管失配或高漏電流會(huì)導(dǎo)致電路故障。
氧化物磨損的三個(gè)主要原因是：
熱載流子
負(fù)偏壓溫度不穩(wěn)定性 (NBTI)
隨時(shí)間變化的介電擊穿 (TDDB)
熱載體
在快速 VLSI 電路中，晶體管每秒開關(guān)數(shù)百萬次。在開關(guān)過程中，被稱為“熱載流子”的高能載流子（電子或空穴）很容易注入并捕獲在柵極氧化物中。這種熱載流子注入會(huì)導(dǎo)致柵極氧化物中出現(xiàn)雜質(zhì)，從而改變器件的 I-V 特性。
這種注射會(huì)導(dǎo)致幾個(gè)問題。它使NMOS晶體管的工作速度變慢，導(dǎo)致電路失配。它還會(huì)導(dǎo)致 PMOS 晶體管出現(xiàn)高電流浪涌，從而導(dǎo)致嚴(yán)重的電路故障。
為了對(duì) VLSI 電路中的熱載流子進(jìn)行仿真或建模，Hsu 等人提出了一種分析方法。al (1991 和 1992) 和 Quader 等人。等人。
負(fù)偏壓溫度不穩(wěn)定性 (NBTI)
NBTI 會(huì)導(dǎo)致 p 溝道 MOS 晶體管的閾值電壓增加、遷移率下降、漏極電流和跨導(dǎo)增加。NGTI 發(fā)生在高溫下硅/氧化硅界面處存在陷阱的情況下。
由于高溫下的強(qiáng)負(fù)偏壓（柵極電壓為 0，源極電壓為 V DD ），這種效應(yīng)在 PMOS 晶體管中更為突出。NBTI 的主要影響是它導(dǎo)致遷移率降低和閾值電壓增加，從而導(dǎo)致數(shù)字電路中的延遲增加。
根據(jù)阿拉姆和瑪哈帕特拉的說法；杰普森和斯文森；還有小川和鹽野；NBTI 可以使用反應(yīng)擴(kuò)散 (RD) 模型進(jìn)行建模。保羅等。al 還提出閾值電壓偏移可以建模為
ΔVt=keEoxE0t0.25
隨時(shí)間變化的介電擊穿 (TDDB)
TDDB是指存儲(chǔ)在小于材料擊穿強(qiáng)度的恒定電場(chǎng)下的電介質(zhì)隨著時(shí)間的推移而擊穿的物理過程。
在MOS晶體管中，柵極氧化物是電介質(zhì)；當(dāng)在柵極氧化物上施加電場(chǎng)時(shí)，電流將逐漸增加。當(dāng)施加電場(chǎng)一定時(shí)間時(shí)，會(huì)導(dǎo)致嚴(yán)重的電介質(zhì)擊穿，從而使柵極短路。
針對(duì) TDDB 的電場(chǎng)依賴性，提出了兩個(gè)主要模型：陽極空穴注入 (AHI) 模型和 E ox模型。Moonen 等人對(duì)這些模型進(jìn)行了修訂研究。
電遷移
電遷移經(jīng)常發(fā)生在承載單向電流 (DC) 的電線中。在操作過程中，互連通常會(huì)經(jīng)歷“電子風(fēng)”，因?yàn)楦唠娏髅芏葧?huì)導(dǎo)致金屬原子隨著時(shí)間的推移而遷移。通常可以通過檢查空隙的形成來觀察（Hu 等人）。
圖 1 顯示了 M2 和 M3 層之間通孔電遷移失敗的顯微照片（Christiansen 等人）。
圖 1. M2-M3 的電遷移失敗。圖片由 Christiansen 等人提供。阿爾
空隙的存在將增加互連的電阻，而小丘的存在將導(dǎo)致不同層互連之間的短路（Jaikaran等人）。
由于電遷移取決于電流密度，J. Black 提出了一個(gè)模型，用于計(jì)算給定平均故障時(shí)間 (MTTF) 和工作溫度 T 下由直流密度 J dc給出的允許電流。
MTTF∝eEakTJndc
其中 E a是活化能
閂鎖
閂鎖是 CMOS 芯片中發(fā)生的一種短路現(xiàn)象。CMOS 傾向于在 V DD和 GND之間形成低電阻路徑，從而導(dǎo)致嚴(yán)重熔毀并增加 IC 的故障率。理論上，當(dāng)由襯底、阱和擴(kuò)散形成的寄生雙極晶體管導(dǎo)通時(shí)，就會(huì)發(fā)生閂鎖。
圖 2 顯示了 CMOS 反相器中形成的 BJT 對(duì)的等效電路。
圖 2. CMOS 閂鎖模型
除了 NMOS 和 PMOS 晶體管之外，該電路還包含連接到兩個(gè)電阻器的 PNP 和 NPN 晶體管，這兩個(gè)電阻器連接在電源軌和接地軌之間。電阻器是由附近基板和井抽頭之間的電阻引起的。
通常，BJT 晶體管處于關(guān)閉狀態(tài)。但當(dāng)電流流過基板（R sub）時(shí)，V sub將上升，這將使 NPN 晶體管導(dǎo)通。結(jié)果，NPN 晶體管將電流拉過 Rwell ，從而導(dǎo)通 PNP 晶體管。
PNP 晶體管還將通過 R sub拉動(dòng)電流，從而提高 V sub。這個(gè)循環(huán)創(chuàng)建了一個(gè)正反饋環(huán)路，導(dǎo)致大電流在V DD和GND之間來回流動(dòng)。如果這個(gè)循環(huán)持續(xù)很長(zhǎng)時(shí)間，就會(huì)產(chǎn)生熱量并熔化電源軌。
幸運(yùn)的是，可以通過降低襯底和阱之間的電阻來防止閂鎖。實(shí)現(xiàn)這一目標(biāo)的常見方法是將基板和孔抽頭放置在靠近每個(gè)晶體管的位置（Neil 和 David）。
在某些應(yīng)用中，如圖 3 所示的保護(hù)環(huán)適合包圍晶體管并在晶體管和電源軌之間提供低電阻路徑。
圖 3.保護(hù)環(huán)
結(jié)論
到目前為止，我們已經(jīng)討論了 MOS 晶體管的非理想性以及它們?nèi)绾斡绊?VLSI 系統(tǒng)的可靠性。已經(jīng)討論了幾種模型如何測(cè)量和模擬它們對(duì)設(shè)計(jì)的影響。
幸運(yùn)的是，現(xiàn)代 SPICE 模型和 CAD 工具可以全面、準(zhǔn)確地預(yù)測(cè)千兆赫范圍內(nèi)各種設(shè)計(jì)的性能，同時(shí)考慮到這些非理想的影響。利用這些工具可以推動(dòng)芯片開發(fā)生命周期中的自動(dòng)化和更快的設(shè)計(jì)時(shí)間。 |
