今天我們講ADC的帶寬精度，話不多說，直接進(jìn)入正題↓↓↓
ADC建立時間精度
一般而言，一個ADC的內(nèi)部前端需要在半個周期或采樣時鐘周期內(nèi)建立(0.5/Fs)，這樣才能提供對內(nèi)模擬信號捕捉的精確表達(dá)。因此，對于一個12位ADC(采樣速率為2.5 GSPS，滿量程輸入范圍為1.3 V p-p)來說，全功率帶寬(FPBW)可通過下列瞬態(tài)公式推導(dǎo)：
求解t：
代入τ = 1/(2 × π × FPBW)，一個時間常數(shù)，求解FPBW：
現(xiàn)在，令t = 0.5/Fs，則樣本建立所需的時間如下(樣本周期為1/Fs)：
這樣會使ADC內(nèi)部前端所需的帶寬或FPBW最小。這是轉(zhuǎn)換器內(nèi)部前端建立至1 LSB以內(nèi)并正確采樣模擬信號所需的帶寬。為了滿足這類ADC的1 LSB精度要求，這將會需要花費數(shù)個時間常數(shù)。
一個時間常數(shù)為24 ps或τ = 1/(2 × π × FPBW)。要了解ADC滿量程范圍內(nèi)達(dá)到LSB尺寸要求所需的時間常數(shù)數(shù)量，就需要找出滿量程誤差或%FS。
或者1 LSB = FS/(2N)，其中N = 位數(shù)；
或1.3 V p-p/(212) = 317 mV p-p，且%FS = (LSB/FS) × 100 = 0.0244。
通過描繪歐拉數(shù)或eτ，可以繪出一條曲線，以便每次通過常數(shù)都能方便地看出相對誤差。如圖1可見，12位ADC樣本建立至大約1 LSB以內(nèi)需時8.4個時間常數(shù)。
圖1.建立精度與時間常數(shù)的關(guān)系
這樣，設(shè)計人員便能估算用于轉(zhuǎn)換器的最大模擬輸入頻率或采樣帶寬，并依舊建立至1 LSB誤差以內(nèi)。超出這個范圍，則ADC無法精確表示信號。這可以簡單定義為：
FMAX = 1/(τ × 時間常數(shù)數(shù)量)
或
1/(24 ps × 8.4) = 4.96 GHz
記住，這里表示的是最佳情形，并假定采用單極點ADC前端。并非所有現(xiàn)實中的轉(zhuǎn)換器都以這種方式工作，但這是一個很好的開端。
關(guān)于ADC帶寬的簡要說明
ADC全功率帶寬不同于定義的轉(zhuǎn)換器可用帶寬或采樣帶寬，它可以當(dāng)成是模擬信號輸入運算放大器的全功率帶寬(FPBW)，信號更像是三角波信號，并且輸出端存在大量失真。
FPBW是ADC精確捕捉信號并使內(nèi)部前端正確建立所需的帶寬(前文示例中為6.62 GHz)。選擇一個IF并在該范圍內(nèi)使用轉(zhuǎn)換器不是一個好主意，因為系統(tǒng)的性能結(jié)果會大幅改變；在大約5 GHz處，根據(jù)轉(zhuǎn)換器數(shù)據(jù)手冊中的額定分辨率和性能指標(biāo)，滿量程帶寬遠(yuǎn)高于轉(zhuǎn)換器自身的最大采樣帶寬。
設(shè)計是圍繞采樣帶寬而展開的。所有設(shè)計都應(yīng)當(dāng)避免使用額定全功率帶寬的某一或全部最高頻率部分，否則動態(tài)性能(SNR/SFDR)會下降并大幅改變。為了確定高速ADC的采樣帶寬，應(yīng)當(dāng)使用文中的示例，因為這些數(shù)據(jù)并非總能從數(shù)據(jù)手冊中獲取。
通常，數(shù)據(jù)手冊會規(guī)定甚至列出轉(zhuǎn)換器采樣帶寬內(nèi)經(jīng)過生產(chǎn)測試、能夠保證額定性能的頻率。然而，在較老的ADC產(chǎn)品中這些測試頻率在數(shù)據(jù)手冊中并不總是以FMAX來定義。今后還需要對行業(yè)中的這些帶寬術(shù)語做出更好的說明、定義和測試。 |
