Hot Chips 2010大會上，IBM開始討論起z196處理器，這款產品最早在7月29日發(fā)布，出貨日期在9月份，IBM并沒有太多地談及作為系統(tǒng)核心的新四核處理器的技術和性能等信息，只是表示新型主機的處理器主頻為5.2GHz， 是“全球最快的微處理器”。確實是這樣的——如果你單看原始主頻的話。但是，除了高主頻之外，還有更多關于z196處理器的信息。
四核z196處理器與4.4GHz的四核z10處理器有某些相似之處。z196處理器采用了45nm制程工藝（z10芯片采用的是65nm），這 意味著IBM可以將所有東西都集成到這個芯片上，事實上IBM確實是這么做的，就像它在今年二月公布8核POWER7時所表示的那樣。
據了解，Z196處理器有14億個晶體管，面積為512.3平方毫米，這使其在晶體管數(shù)量和面積上都要大于POWER7芯片。z196芯片采用 了IBM的觸點陳列封裝，被稱為C4的金屬觸點封裝取代了以往的針狀插腳——其觸點數(shù)量驚人：8093個電源觸點和1134個信號觸點。
z196芯片每個核心都有64KB的L1指令緩存和128KB的L1數(shù)據緩存，這一點和Z10非常相似。但是z196有100個新指令和超 標量通道允許指令重新排序，這樣Z196通道就比z10的更有效，而且其編輯代碼是不可見的。除此之外，Z196的每個核心都有1.5MB的L2緩存。
z196引擎的超標量通道可以在每個時鐘周期內解碼3個z/Architecture CISC指令并執(zhí)行多達5個操作。每個核心有6個執(zhí)行單元：2個整數(shù)單元，1個浮點單元，2個加載/保存單元和1個小數(shù)單元。IBM表示，這浮點單元要比 z10芯片中的更好，但是沒有透露它在每個時鐘周期內可以做多少flops。之前的一些z/Architecture CISC指令已經被分割成塊，使其能夠更有效地分散在通道中，讓z196更像是RISC。
與POWER7芯片一樣，z196在芯片中采用嵌入式的DRAM（eDRAM）作為L3緩存。這種eDRAM比經常用作緩存的靜態(tài)DRAM（SRAM）速度更慢，你可以將其指定到一個特定的區(qū)域。對很多工作負載來說，讓更多內存接近于芯片要比使用高速內存更加重要。z196處理器有 24 MB的eDRAM L3緩存，被劃分為2個存儲體，并由2個片上L3緩存控制器進行管理。
每個z196芯片可以作為一個GX I/O總線控制器——這種方法同樣被用于POWER系列芯片中，用于連接主機通道適配器和其他外圍設備，每個插槽分配得到一個與受RAID保護的DDR3 主內存相連接的內存控制器。此外，z196芯片還有2個加密和壓縮處理器，IBM大型機采用了這種第三代電路設計。
z196芯片采用兩個核心共享其中一個協(xié)同處理器方式，且每個核心有16KB的緩存空間。最終達到每個z196芯片有一個可連接SMP Hub/共享緩存芯片接口。如下圖所示，有2個芯片被集成到一個z196多芯片模塊(MCM)上，提供了交叉耦合允許MCM上所有6個插槽通過40GB /s相連接。Z196提供的是交叉耦合訪問方式，在MCM上提供了六個插槽以40GB/s的速度連接到各芯片上,zEnterprise 196 SMP Hub/共享緩存。
在IBM大型機中，z196處理引擎相當于中央處理器(CP)，而CP的互連芯片稱為共享緩存(SC)。每個SC有6個CP接口相互連接，其中有3個架構接口連接到全加載的z196系統(tǒng)中其他3個MCM。
從上面的架構圖來看，SMP Hub的一個優(yōu)點就是可以加載到帶有L4緩存的組件上，這是大多數(shù)服務器所沒有的——幾年前IBM曾向至強處理器的EXA芯片組上增加了一些L4緩存（即采用了eX4架構的IBM X3850M2/3950M2平臺，可通過擴展組建升級為16路系統(tǒng)。對應的CPU為Xeon 7400系列）。L4緩存之所以重要，其原因在于大型機引擎的主頻要遠高于主內存速度，但是如果只通過增加一個緩存層來滿足Z196的引擎需求是非常昂貴 的。不管怎樣，這種SMP Hub/共享緩存芯片和CP一樣也是采用45nm制程工藝，有15億個晶體管，面積為478.8平方毫米，封裝中有8919個觸點。
每個MCM上部署6個CP和2個SC，MCM是一個邊長96毫米的正方形，功耗1880瓦。每個處理器板有一個MCM，這使得一個完全連接的系 統(tǒng)可以達到96個CP，十幾個控制器可以訪問多達3TB RAID內存，32個I/O Hub接口最高可實現(xiàn)288 GB/s的I/O帶寬。頂架式zEnterprise 196 M80設備中的80個CP可用于運行工作負載，其他可以使用Parallel Sysplex集群來耦合系統(tǒng)、管理I/O和熱備份等等。 |
